]> www.infradead.org Git - users/mchehab/rasdaemon.git/commitdiff
rasdaemon: fix some typos and correct spelling
authorMauro Carvalho Chehab <mchehab+huawei@kernel.org>
Wed, 17 Jul 2024 05:19:05 +0000 (07:19 +0200)
committerMauro Carvalho Chehab <mchehab+huawei@kernel.org>
Wed, 17 Jul 2024 05:19:05 +0000 (07:19 +0200)
With the help of checkpatch.pl --codespell, fix some typos.

Signed-off-by: Mauro Carvalho Chehab <mchehab+huawei@kernel.org>
mce-amd-k8.c
mce-amd-smca.c
mce-intel-sb.c
queue.c
ras-aer-handler.c
ras-arm-handler.c
ras-cpu-isolation.c
ras-page-isolation.c
rbtree.c

index 7906c95e1aafc96d44069d23eda1d306aff5f68d..3d71e7e04d2b9c4445d0ffdbc10ca8aabbefa88f 100644 (file)
@@ -39,7 +39,7 @@ static const char * const k8bank[] = {
        "bus unit",
        "load/store unit",
        "northbridge",
-       "fixed-issue reoder"
+       "fixed-issue reorder"
 };
 
 static const char * const k8threshold[] = {
index c97f4cbb5cffd804e8fcb207b13c6f33b43d0b75..298a914573c10f1de4bfdec22c31123c0943b34d 100644 (file)
@@ -21,7 +21,7 @@
  *********************** Higher 32-bits *****************************
  * 63: VALIDERROR, 62: OVERFLOW, 61: UC, 60: Err ENABLE,
  * 59: Misc Valid, 58: Addr Valid, 57: PCC, 56: ErrCoreID Valid,
- * 55: TCC, 54: RES, 53: Syndrom Valid, 52: Transparanet,
+ * 55: TCC, 54: RES, 53: Syndrome Valid, 52: Transparent,
  * 51: RES, 50: RES, 49: RES, 48: RES,
  * 47: RES, 46: CECC, 45: UECC, 44: Deferred,
  * 43: Poison, 42: RES, 41: RES, 40: RES,
index 6c69f28121a761455c387a62e0cdc14e701cbb49..0d546b929f31dd028815372680a8523bd9b8a836 100644 (file)
@@ -152,7 +152,7 @@ void snb_decode_model(struct ras_events *ras, struct mce_event *e)
  * banks. The mode is off by default, but can be enabled by setting the
  * "MemError Log Enable" * bit in MSR_ERROR_CONTROL (MSR 0x17f).
  * The documentation in the August 2012 edition of Intel's Software developer
- * manual has some minor errors because the worng version of table 16-16
+ * manual has some minor errors because the wrong version of table 16-16
  * "Intel IMC MC Error Codes for IA32_MCi_MISC (i= 8, 11)" was included.
  * Corrections are:
  *  Bit 62 is the "VALID" bit for the "first-device" bits in MISC and STATUS
diff --git a/queue.c b/queue.c
index a90ed6a9e9fd9732ad5bf1b5d36a706e4a51635e..913439421085f2724191ea47143a16ecb9c1badb 100644 (file)
--- a/queue.c
+++ b/queue.c
@@ -68,7 +68,7 @@ void free_queue(struct link_queue *queue)
                free(queue);
 }
 
-/* It should be guranteed that the param is not NULL */
+/* It should be guaranteed that the param is not NULL */
 void push(struct link_queue *queue, struct queue_node *node)
 {
        /* there is no element in the queue */
index bc6e77415dacb8ef81b29c5812728bd18024db48..43334a9b7eabeb94a084f2f4088033a8154f30f3 100644 (file)
@@ -173,7 +173,7 @@ int ras_aer_event_handler(struct trace_seq *s,
        /*
         * Get PCIe AER error source seg/bus/dev/fn and save it into
         * BMC OEM SEL, ipmitool raw 0x0a 0x44 is IPMI command-Add SEL
-        * entry, please refer IPMI specificaiton chapter 31.6. 0xcd3a
+        * entry, please refer IPMI specification chapter 31.6. 0xcd3a
         * is manufactuer ID(ampere),byte 12 is sensor num(CE is 0xBF,
         * UE is 0xCA), byte 13~14 is segment number, byte 15 is bus
         * number, byte 16[7:3] is device number, byte 16[2:0] is
index ac3cb86cfe3bfd2a8bec5b746c6216b6ca267dc9..3f52ab8d51a2572d5d003e68bf8a08a73833d0be 100644 (file)
@@ -96,7 +96,7 @@ static int count_errors(struct ras_arm_event *ev, int sev)
                num += error_count;
                err_info += 1;
        }
-       log(TERM, LOG_INFO, "%d error in cpu core catched\n", num);
+       log(TERM, LOG_INFO, "%d error in cpu core caught\n", num);
        return num;
 }
 
index 2b37ebea4c7aff13d924d4371e30bf17a26b7174..e551c61bdf270170eca7200ff0631009a9a0b215 100644 (file)
@@ -284,10 +284,10 @@ static int do_ce_handler(unsigned int cpu)
        struct link_queue *queue = cpu_infos[cpu].ce_queue;
        unsigned int tmp;
        /*
-        * Since we just count all error numbers in setted cycle, we store the time
-        * and error numbers from current event to the queue, then everytime we
+        * Since we just count all error numbers in set cycle, we store the time
+        * and error numbers from current event to the queue, then every time we
         * calculate the period from beginning time to ending time, if the period
-        * exceeds setted cycle, we pop the beginning time and error until the period
+        * exceeds set cycle, we pop the beginning time and error until the period
         * from new beginning time to ending time is less than cycle.
         */
        while (queue->head && queue->tail && queue->tail->time - queue->head->time > cycle.value) {
index 4ef3caec94d42a990ef4a8b982ba02dc2ff31250..fcf3048d71a37f7d7a8cf48a3662499698b78d7e 100644 (file)
@@ -277,7 +277,7 @@ static void page_record(struct page_record *pr, unsigned int count, time_t time)
        if (period >= cycle.val) {
                /**
                 * Since we don't refresh automatically, it is possible that the period
-                * between two occurences will be longer than the pre-configured refresh cycle.
+                * between two occurrences will be longer than the pre-configured refresh cycle.
                 * In this case, we tolerate the frequency of the whole period up to
                 * the pre-configured threshold.
                 */
index 86d061c0a21edad1ec85d8f76a6363c8c755c4c0..a29034679a7bc403b71e756e830427958a0d6dcc 100644 (file)
--- a/rbtree.c
+++ b/rbtree.c
@@ -2,7 +2,7 @@
  * Red Black Trees
  * (C) 1999  Andrea Arcangeli <andrea@suse.de>
  * (C) 2002  David Woodhouse <dwmw2@infradead.org>
- * Taken from the Linux 2.6.30 source with some minor modificatons.
+ * Taken from the Linux 2.6.30 source with some minor modifications.
  *
  * This program is free software; you can redistribute it and/or modify
  * it under the terms of the GNU General Public License as published by