#define VSC9953_VCAP_IS2_ENTRY_WIDTH           376
 #define VSC9953_VCAP_PORT_CNT                  10
 
-#define                MSCC_MIIM_CMD_OPR_WRITE         BIT(1)
-#define                MSCC_MIIM_CMD_OPR_READ          BIT(2)
-#define                MSCC_MIIM_CMD_WRDATA_SHIFT      4
-#define                MSCC_MIIM_CMD_REGAD_SHIFT       20
-#define                MSCC_MIIM_CMD_PHYAD_SHIFT       25
-#define                MSCC_MIIM_CMD_VLD               BIT(31)
+#define MSCC_MIIM_CMD_OPR_WRITE                        BIT(1)
+#define MSCC_MIIM_CMD_OPR_READ                 BIT(2)
+#define MSCC_MIIM_CMD_WRDATA_SHIFT             4
+#define MSCC_MIIM_CMD_REGAD_SHIFT              20
+#define MSCC_MIIM_CMD_PHYAD_SHIFT              25
+#define MSCC_MIIM_CMD_VLD                      BIT(31)
 
 static const u32 vsc9953_ana_regmap[] = {
        REG(ANA_ADVLEARN,                       0x00b500),