* They shouldn't do that in this initial case where the link
         * isn't enabled.  This means we have to use the same
         * workaround here, setting the bus header to 0 and then write
-        * the right values in the bus reset tasklet.
+        * the right values in the bus reset work item.
         */
 
        if (config_rom) {
         * during the atomic update, even on little endian
         * architectures.  The workaround we use is to put a 0 in the
         * header quadlet; 0 is endian agnostic and means that the
-        * config rom isn't ready yet.  In the bus reset tasklet we
+        * config rom isn't ready yet.  In the bus reset work item we
         * then set up the real values for the two registers.
         *
         * We use ohci->lock to avoid racing with the code that sets
        /*
         * Now initiate a bus reset to have the changes take
         * effect. We clean up the old config rom memory and DMA
-        * mappings in the bus reset tasklet, since the OHCI
+        * mappings in the bus reset work item, since the OHCI
         * controller could need to access it before the bus reset
         * takes effect.
         */