#define X86_BUG_ITLB_MULTIHIT         X86_BUG(23) /* "itlb_multihit" CPU may incur MCE during certain page attribute changes */
  #define X86_BUG_SRBDS                 X86_BUG(24) /* "srbds" CPU may leak RNG bits if not mitigated */
  #define X86_BUG_MMIO_STALE_DATA               X86_BUG(25) /* "mmio_stale_data" CPU is affected by Processor MMIO Stale Data vulnerabilities */
- /* unused, was #define X86_BUG_MMIO_UNKNOWN           X86_BUG(26) * "mmio_unknown" CPU is too old and its MMIO Stale Data status is unknown */
 -#define X86_BUG_MMIO_UNKNOWN          X86_BUG(26) /* "mmio_unknown" CPU is too old and its MMIO Stale Data status is unknown */
++/* unused, was #define X86_BUG_MMIO_UNKNOWN           X86_BUG(26) "mmio_unknown" CPU is too old and its MMIO Stale Data status is unknown */
  #define X86_BUG_RETBLEED              X86_BUG(27) /* "retbleed" CPU is affected by RETBleed */
  #define X86_BUG_EIBRS_PBRSB           X86_BUG(28) /* "eibrs_pbrsb" EIBRS is vulnerable to Post Barrier RSB Predictions */
  #define X86_BUG_SMT_RSB                       X86_BUG(29) /* "smt_rsb" CPU is vulnerable to Cross-Thread Return Address Predictions */