if (r)
                return r;
 
-       /* programm the VCPU memory controller bits 0-27 */
+       /* program the VCPU memory controller bits 0-27 */
        addr = (rdev->uvd.gpu_addr >> 3) + 16;
        size = RADEON_GPU_PAGE_ALIGN(rdev->uvd_fw->size) >> 3;
        WREG32(UVD_VCPU_CACHE_OFFSET0, addr);
        /* Set the write pointer delay */
        WREG32(UVD_RBC_RB_WPTR_CNTL, 0);
 
-       /* programm the 4GB memory segment for rptr and ring buffer */
+       /* program the 4GB memory segment for rptr and ring buffer */
        WREG32(UVD_LMI_EXT40_ADDR, upper_32_bits(ring->gpu_addr) |
                                   (0x7 << 16) | (0x1 << 31));
 
 
        if (r)
                return r;
 
-       /* programm the VCPU memory controller bits 0-27 */
+       /* program the VCPU memory controller bits 0-27 */
        addr = rdev->uvd.gpu_addr >> 3;
        size = RADEON_GPU_PAGE_ALIGN(rdev->uvd_fw->size + 4) >> 3;
        WREG32(UVD_VCPU_CACHE_OFFSET0, addr);
 
        uint64_t addr;
        uint32_t size;
 
-       /* programm the VCPU memory controller bits 0-27 */
+       /* program the VCPU memory controller bits 0-27 */
 
        /* skip over the header of the new firmware format */
        if (rdev->uvd.fw_header_present)